Principal Hardware Architect (H/F)
Localisation : Sophia Antipolis France
Arteris connecte l’innovation
Notre technologie aide les entreprises les plus visionnaires au monde — des startups aux leaders du Fortune 500 à concevoir des semi-conducteurs plus intelligents et plus performants, notamment des SoC et des chiplets.
De la voiture que vous conduisez à l’IA dans le cloud, Arteris connecte les technologies innovantes qui façonnent le monde de demain.
Votre rôle en tant qu’Architecte Cache Coherency chez Arteris
En tant que Principal Hardware Architect chez Arteris, vous jouerez un rôle clé dans la définition, l’optimisation et l’évolution des solutions de cohérence de cache au sein du portefeuille avancé d’IP d’Arteris.
Votre mission principale consistera à concevoir des interconnexions cohérentes de nouvelle génération et à garantir leur intégration fluide avec les autres interconnexions NoC et System IP d’Arteris, afin d’assurer une communication efficace et cohérente entre processeurs, accélérateurs et unités fonctionnelles.
Vous travaillerez en étroite collaboration avec les équipes de conception matérielle, de vérification, de développement logiciel ainsi qu’avec les équipes produit et commerciales pour délivrer des solutions NoC haute performance, basse consommation et hautement fiables.
Responsabilités clés
1. Architecture de cohérence de cache
-
Apporter votre expertise et évaluer les protocoles de cohérence de cache standards de l’industrie, ainsi que le protocole propriétaire utilisé dans les IP NoC hautement configurables d’Arteris
-
Concevoir des architectures de cohérence de cache complètes, évolutives et robustes, alignées avec les architectures SoC globales
-
Analyser les exigences clients pour des systèmes cohérents complexes, y compris le partitionnement en chiplets via des architectures die-to-die et chip-to-chip basées sur des standards tels que CHI C2C, UAlink, UCIe et PCIe
-
Définir les objectifs de performance, puissance et surface (PPA) pour les IP configurables
2. Intégration NoC
-
Collaborer avec les équipes SoC pour assurer une intégration fluide de la cohérence de cache dans l’architecture globale
-
Optimiser l’architecture et la micro-architecture de cohérence au sein du NoC afin de réduire la latence et d’augmenter la bande passante
3. Performance et optimisation énergétique
-
Identifier les goulots d’étranglement en performance et les problématiques de consommation énergétique
-
Proposer et mettre en œuvre des solutions innovantes pour améliorer l’efficacité globale
-
Collaborer avec les équipes matérielles et logicielles pour vérifier et optimiser les mécanismes de cohérence
4. Vérification des protocoles
-
Accompagner les équipes de vérification dans la définition de stratégies de vérification garantissant la robustesse et la conformité des protocoles de cohérence
-
Soutenir les équipes d’émulation lors des phases de test et de debug afin de valider les comportements de cohérence en conditions fonctionnelles et de performance variées
5. Collaboration transverse
-
Interagir avec les équipes marketing et commerciales afin de recueillir les besoins clients et les exigences marché
-
Collaborer étroitement avec les équipes de conception matérielle, logicielle et d’architecture système
-
Fournir une expertise technique aux équipes Application Engineering pour faciliter l’intégration des produits chez les clients
6. Veille technologique et innovation
-
Assurer une veille active sur les avancées en cohérence de cache, technologies NoC et interfaces die-to-die
-
Évaluer les nouveaux standards, méthodologies et tendances industrielles et proposer leur intégration dans les IP Arteris
7. Documentation et communication
-
Rédiger une documentation technique détaillée : spécifications d’architecture, guides de conception, white papers
-
Communiquer efficacement des concepts techniques complexes à des interlocuteurs techniques et non techniques
Profil recherché
Qualifications requises
-
Diplôme d’ingénieur, Master ou équivalent en électronique, informatique ou domaine connexe
-
Expérience confirmée en tant qu’Architecte Cache Coherency, architecte SoC/NoC ou ingénieur conception avancée
-
Excellente maîtrise des architectures SoC et NoC, des protocoles de cohérence de cache et des hiérarchies mémoire
-
Solide compréhension de l’interaction entre caches et interconnexions NoC
-
+ de 12 ans d’expérience en vérification et validation de systèmes cohérents
-
Connaissance des langages de description matérielle (HDL) et des outils de conception SoC
-
Excellentes capacités d’analyse, de résolution de problèmes et vision architecturale
-
Très bonnes compétences en communication et collaboration transverse
Atouts appréciés
-
Expérience dans la conception de systèmes cohérents complexes
-
Connaissance approfondie des standards CHI, UCIe, PCIe, UAlink
-
Contribution à des projets IP NoC ou SoC à forte visibilité industrielle
Formation
-
Diplôme d’ingénieur, Master ou Doctorat en électronique, informatique ou domaine connexe, ou expérience professionnelle équivalente
Rémunération
Salaire de base estimé : 65 000 € à 100 000 € brut annuel.
La rémunération finale sera déterminée en fonction du lieu, de l’expérience et de l’équité interne pour des postes similaires.
À propos d’Arteris
Arteris est un leader mondial des System IP pour semi-conducteurs, permettant d’accélérer la conception de silicium haute performance et basse consommation. Les solutions Network-on-Chip (NoC) d’Arteris et ses logiciels d’automatisation de l’intégration SoC sont utilisés par les plus grandes entreprises technologiques afin d’améliorer les performances, la productivité des équipes d’ingénierie, de réduire les risques et les coûts, et d’accélérer la mise sur le marché de conceptions complexes.
Principal Hardware Architect (H/F)
Location: Sophia Antipolis France
Arteris connects innovation
Our technology helps the world’s most visionary companies—from startups to Fortune 500 leaders—build smarter, faster semiconductors, specifically SoCs and chiplets. From the car you drive to the AI in the cloud, Arteris connects the innovative technology that shapes tomorrow.
What You’ll Do as a Cache Coherency Architect at Arteris
As a Principal Hardware Architect at Arteris, you will be a key contributor in defining, optimizing, and evolving cache coherency solutions within Arteris’ advanced IP portfolio.
Your primary focus will be on developing cutting-edge cache-coherent interconnect IP and ensuring seamless integration with other NoC interconnects and system IP, enabling efficient and coherent communication between multiple processor cores, accelerator cores, and functional units.
You will collaborate closely with hardware designers, verification engineers, software developers, product teams, and customer-facing teams to deliver high-performance, power-efficient, and reliable NoC IP solutions.
Key Responsibilities
1. Cache Coherency Architecture
-
Provide expertise and evaluate industry-standard cache coherency protocols, as well as Arteris’ proprietary coherency protocol used within our highly configurable NoC IP
-
Develop scalable and robust cache coherency architectures aligned with overall System-on-Chip (SoC) designs
-
Analyze customer requirements for cache-coherent system architectures, including partitioning large designs into chiplets using die-to-die and chip-to-chip standards such as CHI C2C, UAlink, UCIe, and PCIe
-
Define performance, power, and area (PPA) targets for configurable IP
2. NoC Integration
-
Collaborate with SoC design teams to ensure seamless integration of cache coherency into system architectures
-
Optimize cache coherency architecture and microarchitecture within the NoC to reduce latency and increase bandwidth
3. Performance and Power Optimization
-
Analyze performance bottlenecks and power consumption challenges
-
Propose and implement innovative solutions to improve overall efficiency
-
Work closely with hardware and software teams to verify and optimize cache coherency mechanisms
4. Protocol Verification
-
Support verification teams in defining verification strategies to ensure correctness and robustness of cache coherency protocols and their implementation within the NoC IP
-
Support emulation teams in testing and debugging to validate cache coherency behavior across functional and performance scenarios
5. Cross-Functional Collaboration
-
Interact with marketing and sales teams to capture customer input and understand market and product requirements
-
Collaborate with hardware design, software development, and system architecture teams to address technical needs and challenges
-
Provide technical expertise and support to Application Engineering teams to assist with customer integration of Arteris products
6. Industry Research and Innovation
-
Stay up to date with the latest advancements in cache coherency, NoC technologies, and die-to-die interfaces
-
Evaluate emerging standards, methodologies, and industry trends, and propose their adoption to enhance Arteris’ NoC IP offerings
7. Documentation and Communication
-
Produce detailed technical documentation, including architecture specifications, design guidelines, and white papers
-
Communicate complex technical concepts clearly to both technical and non-technical stakeholders
What You Bring
Required Qualifications
-
Bachelor’s or Master’s degree in Electrical Engineering, Computer Engineering, or a related field
-
Proven experience as a Cache Coherency Architect, SoC/NoC Architect, or senior design engineer
-
In-depth knowledge of SoC and NoC architectures, cache coherency protocols, and memory hierarchies
-
Strong understanding of cache hierarchies and their interaction with NoC interconnects
-
+ 12 year’s experience in cache coherency verification and validation
-
Familiarity with hardware description languages (HDLs) and SoC design tools
-
Strong analytical, problem-solving, and system-level thinking skills
-
Excellent communication and collaboration abilities
Preferred Qualifications
-
Experience designing complex coherent systems
-
Strong knowledge of CHI, UCIe, PCIe, UAlink, and related standards
-
Prior experience contributing to NoC IP or large-scale SoC projects
Education Requirements
-
Bachelor’s, Master’s, or PhD degree in a relevant engineering field, or equivalent professional experience
Compensation
Estimated Base Salary: €65,000 to €100,000 annually.
Final compensation will be determined based on location, experience, and internal equity for similar roles.
About Arteris
Arteris is a global leader in system IP used in semiconductors to accelerate the creation of high-performance, power-efficient silicon. Arteris’ Network-on-Chip (NoC) interconnect IP and system-on-chip (SoC) integration automation software are used by the world’s top semiconductor and technology companies to improve performance, engineering productivity, reduce risk, lower costs, and bring complex designs to market faster.
ArterisBiot€65K - €100K (Employer provided)En tant que Principal Hardware Architect chez Arteris, vous jouerez un rôle clé dans la définition, l’optimisation et l’évolution des solutions de cohérence de……30d+
STMicroelectronicsLe MansLes pilotes logiciels AUTOSAR de ST sont intégrés par les principaux acteurs automobiles (intégrateurs, constructeurs automobiles) dans de multiples……30d+
GojobAixUn career path personnalisé qui vous oriente soit vers de l’expertise technique, soit vers du management en fonction de vos aspirations.…30d+
LeHibouIssy-les-MoulineauxDéfinir et piloter la stratégie qualité de l'équipe Scrum. Playwright (Typescript) pour l'automatisation des tests Web et API.…27d
UpSlideParisMaîtrise l'anglais (niveau B2 minimum à l’oral). Par exemple, nos expert e s clients participent à nos sessions de tests et nous aident volontiers à mieux……24h
ConverteoParisAu sein de ce Hub, vous intégrerez l'activité Platform Engineering, qui est centrée sur les plateformes data Cloud-Native, la Data et l'Analytics Engineering,……30d+
AxwayCourbevoieDéfinir des architectures de données de bout en bout couvrant l’ingestion, l’intégration, la transformation, la modélisation, la diffusion et l’observabilité……5d
XylemNanterreMaîtrise courante du français et de l’anglais, à l’écrit comme à l’oral. Analyser les dossiers d’appels d’offres et définir la configuration technique optimale.…27d